LABORATORIO NRO. 1

Circuitos Digitales.

Laboratorio N°1:

Puertas y funciones lógicas.

1. COMPETENCIA ESPECIFICA DE LA SESIÓN:

• Comprobar las tablas de verdad de puertas lógicas y sus combinaciones.
• Conocer las principales Puertas Lógicas, su simbología y comportamiento.
• Utilizar un SIMULADOR para comprobar el comportamiento de los mismos.

2. MARCO TEÓRICO:

2.1 Compuertas Lógicas:

Una puerta lógica, o compuerta lógica, es un dispositivo electrónico con una función booleana u otras funciones como sumar o restar, incluyen o excluyen según sus propiedades lógicas. Se pueden aplicar a tecnología electrónica, eléctrica, mecánica, hidráulica y neumática. Son circuitos de conmutación integrados en un chip.

2.2 Tipos de compuertas lógicas:

Entre las principales tenemos:

- Puerta SI o BUFFER:

Amplificador de corriente o como seguidor de tensión, para adaptar impedancias (buffer en inglés).

- COMPUERTA AND:

Para la compuerta AND, la salida estará en estado alto de tal manera que solo si las dos entradas se encuentran en estado alto. Por esta razón podemos considerar que es una multiplicación binaria.

- COMPUERTA OR:

La compuerta OR, la salida estará en estado alto cuando cualquier entrada o ambas estén en estado alto. De tal manera que sea una suma lógica.

- COMPUERTA XOR:

Su salida estará en estado bajo cuando las dos entradas se encuentren en estado bajo o alto. Al mismo tiempo podemos observar que entradas iguales es cero y diferentes es uno.

También, podemos encontrar sus versiones negadas.

- COMPUERTA NOT:

En la compuerta NOT, el estado de la salida es inversa a la entrada. Evidentemente, una negación.

- COMPUERTA NAND

Para la compuerta NAND, cuando las dos entradas estén en estado alto la salida estará en estado bajo. Como resultado de la negación de una AND.

- COMPUERTA NOR:

En la compuerta NOR, cuando las dos entradas estén estado bajo la salida estará en estado alto. Esencialmente una OR negada.

- COMPUERTA XNOR

Su salida de hecho estará en estado bajo cuando una de las dos entradas se encuentre en estado alto. Igualmente, la salida de una XOR negada.

3. EVIDENCIA DE TAREAS EN LABORATORIO:

3.1. Video del trabajo grupal:

3.2 Fotos tomadas durante el laboratorio.

Armado del circuito en Módulo.

Laboratorio en PDF.

Simulación en PROTEUS.

4. OBSERVACIONES:

• Al momento de hacer los cambios de estado de las entradas de las compuertas lógicas, había un tiempo de transición en el que no estaba ni en 0 ni en 1, ya que los cables estaban sueltos, éstas compuertas lo interpretaban como si estuvieran recibiendo un nivel lógico 1.
• Ya que en los módulos del voltaje de 5Vdc para la alimentación estaba muy cerca del de 15Vdc, se debía proceder a la conexión del circuito con cuidado, ya que el error de conectar la compuerta lógica a ese voltaje ocasionaría el daño del componente.
• Algunos zócalos del modulo empleado para armar los circuitos, estaban flojos debido a su uso continuo, por lo que se tuvo que armar el circuito en otra parte que los tuviese en buenas condiciones.

5. CONCLUSIONES

• Se logró comprender el funcionamiento de las compuertas lógicas, realizando así el ejercicio propuesto en el laboratorio N°1.
• Se pudo comprender la lógica booleana que describe el funcionamiento de las compuertas lógicas, generando una ecuación que representaba el circuito físico que se debía armar.
• Aplicamos la simulación en el software PROTEUS, familiarizándonos con su entorno y herramientas que ofrece.
• Se logró aprender sobre la funcionalidad de los mapas de Karnaugh, simplificando la ecuación lógica y permitiéndonos resumir el circuito que debía de armarse.

6. FOTO GRUPAL: